Разработчик FPGA (DSP, OFDM) Middle / Senior

FPGA / DSP разработчик Middle / Senior

Мы разрабатываем собственную систему цифровой радиосвязи на базе SDR и расширяем команду разработки.

У нас уже есть работающее устройство и существующая FPGA-архитектура . Параллельно с развитием текущего решения планируем разработку новых цифровых радиотрактов и собственного PHY.

Ищем FPGA / DSP разработчиков уровня Middle / Senior . Рассматриваем кандидатов с разным балансом компетенций: как сильных FPGA-разработчиков с опытом DSP, так и специалистов по алгоритмам цифровой связи с практическим опытом реализации на FPGA.

Чем предстоит заниматься

• Разрабатывать и развивать FPGA-часть SDR-системы.

• Разрабатывать новые модули на Verilog / SystemVerilog и интегрировать их в существующую архитектуру.

• Проектировать и дорабатывать тракты цифровой обработки сигналов .

• Участвовать в разработке новых PHY / цифровых радиотрактов .

• Моделировать и проверять алгоритмы в MATLAB / Simulink .

• Переносить алгоритмы в fixed-point и реализовывать их на FPGA.

• Проводить симуляцию, верификацию и аппаратную отладку.

• Интегрировать FPGA с RF-трансивером и остальными частями SDR-системы.

• Оптимизировать решения по ресурсам FPGA, производительности и задержкам.

• Проверять и отлаживать разработанные алгоритмы непосредственно на реальном радиотракте.

Что нам важно

• Уверенное владение Verilog ; SystemVerilog будет плюсом.

• Хорошее понимание архитектуры FPGA и потоковой обработки данных.

• Практический опыт разработки и верификации собственных RTL-модулей.

• Умение писать testbench и отлаживать решение на реальном FPGA.

• Понимание DSP / цифровой обработки сигналов .

• Опыт работы с MATLAB / Simulink для моделирования и проверки алгоритмов.

• Понимание fixed-point арифметики и особенностей переноса алгоритмов на FPGA.

• Способность самостоятельно разбираться в существующей архитектуре и решать инженерные задачи.

Не ожидаем обязательного совпадения со всем стеком. Зона ответственности может быть сформирована с учётом…