Старший инженер-разработчик RTL

Обязанности:

• разработка RTL-моделей сложно-функциональных блоков (СФ-блоков);

• начальное функциональное тестирование разработанных RTL-моделей СФ- блоков;

• подбор СФ-блоков сторонних производителей ;

• интеграция СФ-блоков стороннихх производителей в проект разрабатываемой системы на кристалле (СнК) включая интеграционное тестирование;

• описание требований к синтезу (SDC) для разработанных блоков;

• участие в функциональной верификации и интеграции разработанных и приобретенных блоков в составе СнК;

• сопровождение разработанных и приобретенных блоков при синтезе схемы и создании топологии СнК;

• ПЛИС прототипирование СФ-блоков;

• участие в создание технической документации для разработанных СФ-блоков, адаптация документации для приобретенных СФ-блоков.

Требования:

• понимание маршрута разработки СФ-блоков для микросхем типа СнК;

• владение языком описания аппаратуры Verilog / SystemVerilog;

• понимание цифровой схемотехники (современная элементная база в микроэлектронике, методы построения различных комбинационных и последовательных логических схем и т.д.);

• понимание принципов построения асинхронных схем;

• знание методов построения СнК и шинной архитектуры ARM AMBA (AXI, APB и т.д.);

• знание ограничений синтеза схем (SDC);

• опыт работы с САПР моделирования Cadence Incisive/Xceluiman, ModelSim, QuestaSim, Vivado.

• базовые знания какого-либо скриптового языка (tcl / shell / perl / python);

• базовые знания языка программирования C/C++;

• знание английского языка на уровне чтения технической литературы и ведения деловой переписки с иностранными партнерами.

• владение маршрутом проектирования СФ блоков;

• владение языком описания аппаратуры Verilog / SystemVerilog;

• знание ограничений синтеза схем (SDC);

• базовые знания какого-либо скриптового языка (tcl / shell / perl / python);

• базовые знания языка программирования C/C++;

• знание английского языка на уровне чтения технической литературы и ведения деловой переписки с…