Инженер-разработчик цифровых устройств на ПЛИС / FPGA Engineer

Сотрудник требуется в ООО НИИСТИС

Общество с ограниченной ответственностью Научно-исследовательский институт сложных телекоммуникационных и информационных систем с момента своего создания занимается выполнением заказных НИОКР, оказанием инжиниринговых услуг по разработке телекоммуникационного и радиоэлектронного оборудования, изготовлением отдельных узлов опытных образцов изделий по заказу предприятий радиоэлектронного кластера Республики Башкортостан.

Обязанности:

• Разработка модулей и IP-ядер цифровой обработки данных на языках SystemVerilog / Verilog / VHDL;

• Разработка архитектуры взаимодействия логики ПЛИС (PL) с процессорной системой (PS) на базе архитектур SoC ARM / Zynq по шинам AXI4, AXI4-Lite, AXI4-Stream;

• Моделирование и верификация модулей в симуляторах (Vivado Simulator / ModelSim / QuestaSim), написание тестовых окружений (Testbenches);

• Синтез, имплементация, проведение статического временного анализа (STA), задание ограничений XDC/SDC, закрытие Time Closure;

• Интеграция высокоскоростных трансиверов (SerDes) и сетевых интерфейсов (Ethernet 1G/10G/40G, PCIe, Aurora);

• Отладка проектов на реальном оборудовании с использованием встроенных логических анализаторов (ILA, VIO) и лабораторных приборов;

• Совместная работа с разработчиками системного ПО и драйверов Linux (согласование карты регистров, DMA и прерываний).

Требования:

• Уверенное владение языками описания аппаратуры SystemVerilog / Verilog или VHDL;

• Глубокое понимание синхронного цифрового дизайна (триггеры, регистры, конечные автоматы FSM, конвейеризация, пересечение тактовых доменов CDC, эластичные FIFO);

• Опыт работы в САПР Xilinx Vivado (проекты на базе 7-й серии / UltraScale / UltraScale+);

• Опыт написания тестовых модулей (Testbenches) для верификации логики в симуляторах;

• Понимание архитектуры шинных протоколов семейства AXI (AXI4, AXI4-Lite, AXI-Stream);

• Базовые навыки работы со статическим временным анализом (STA, Setup/Hold Time, Constraints XDC);

•…